Location via proxy:   [ UP ]   [Report a bug]   [Manage cookies]    No cookies    No scripts    No ads    No referrer    Show this form

トップページ > 電気・電子 > 2016年05月13日 > gkY4YW3G

書き込み順位＆時間帯一覧

24 位/122 ID中 時間 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 Total 書き込み数 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 2

使用した名前一覧 書き込んだスレッド一覧 774ワット発電中さん AVRマイコン総合スレ Part37 【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #23 [無断転載禁止]©2ch.net

書き込みレス一覧

AVRマイコン総合スレ Part37 673 ：774ワット発電中さん[sage]：2016/05/13(金) 18:28:43.20 ID:gkY4YW3G なら、具体的な品名挙げて言えよ 【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #23 [無断転載禁止]©2ch.net 45 ：774ワット発電中さん[sage]：2016/05/13(金) 20:42:02.92 ID:gkY4YW3G SDRだろうな DDR2/3は、キャリブレーション / ターミネション / DDR-IO など有ってヤタラ面倒くさい そのくせ、バースト前提なもんだから SDRよりレイテンシが長くなりがちで 苦労の割りに得られるものが少ない （俺個人がレイテンシが最優先でバーストは必要無い故、この結論) DDRの場合、Q-SysでPhiだけこしらえて、後は自前でって感じだな。

※このページは、『２ちゃんねる』の書き込みを基に自動生成したものです。オリジナルはリンク先の２ちゃんねるの書き込みです。
※このサイトでオリジナルの書き込みについては対応できません。
※何か問題のある場合はメールをしてください。対応します。